Taiwan Patent Search 페이지 1 / 2

print out

Publication number 463383

Title Thin film transistor array substrate for a liquid crystal display and a method for

fabricating the same

 Publication Date
 2001/11/11

 Certification_Number
 144377

 Application Date
 2000/06/05

Application No. 089110970

IPC H01L-029/786;G02F-001/133

Inventor PARK, WOON-YONGKR; YOON, JONG-SOOKR;

JEONG, CHANG-OHKR

Applicant SAMSUNG ELECTRONICS CO., LTD.KR

Priority Number 1999/06/03 KR19990020515

1999/07/06 KR19990027140 1999/07/08 KR19990027548 1999/07/22 KR19990029796

Abstract A thin film transistor substrate for a liquid crystal display includes an insulating

substrate, and a gate line assembly formed on the substrate. The gate line assembly has a double-layered structure with a lower layer exhibiting good contact characteristics with respect to indium tin oxide, and an upper layer exhibiting low resistance characteristics. A gate insulating layer, a

semiconductor layer, a contact layer, and first and second data line layers are sequentially deposited onto the substrate with the gate line assembly. The first and second data line layers are patterned to form a data line assembly, and the contact layer is etched through the pattern of the data line assembly such that the contact layer has the same pattern as the data line assembly. A passivation layer is deposited onto the data line assembly, and a photoresist pattern is formed on the passivation layer by using a mask of different light transmissites mainly at a display area and a peripheral area. The passivation layer and the underlying layers are etched through the photoresist pattern to form a semiconductor pattern and contact windows. A pixel electrode, a supplemental gate pad and a supplemental data pad are then formed of indium tin oxide or indium zinc oxide. The gate and data line assemblies may be

formed with a single layered structure. A black matrix and a color filter may be formed at the structured substrate before forming the pixel electrode, and an opening portion may be formed between the pixel electrode and the data line

to prevent possible short circuits.

Patent Right Application number 000110070

Patent Right Application number 089110970
Change Authorization note No

Qualification right note No Transfer Note No Inheritance Note No Objection note No Objection note No Invalidation date Withdrawal date Issue date of patent right 2000604 Due date of annual fee 20091110



申请	日期	88.6.5	
洜	就	84110470	
類	別	HOIL 29/156 GOLF	1/33

A4 C4

	(以上各欄由本局填註)			463383		
		發明 專	利 説	明書		
發明 。		用於液晶顯示	器之薄膜電晶	體 摩列基板以及其	製造方法	
一、發明 名	英 文	A LIQUID C	TRANSISTOI RYSTAL DISF NG THE SAMI	R ARRAY SUBST 'LAY AND A ME' E"	RATE FOR	
	± 4	3 1. 朴雲用 2. 尹鐘秀 3. 鄭敏午				
ニ、 登明 人	國和	均南韓				
二、創作人	住、居納	APT. 521-11 2. 大韓民國忠	07 青南道天安市九 畿道華城郡 台安	医梅灘1洞住公5團3星洞473-15 DAECH 邑过亭里		
	姓 名(名稱)	韓商三星電子	股份有限公司			
	固箱	南韓				
、中請人	住、居所 (事務所)		道水原市八達區:	梅灘洞416番地		
	代表人姓 名	尹鍾龍				
	1 1					

經濟部智思明月仍員工消費合作社印製

(由本局填寫)

永辦人代碼: 大 類: IPC分類:

A6 B6

(請先閱讀背面之注意事項再填寫本頁各欄)

1 P C 分類:			
本案已向:			
本東口问 。			
國(地區)	申請專利,申請日期:	案號:	□有 □無主張優先相
韓國	1999年6月3日 99	9-20515	□有 ☑無主張優先權
韓國	1999 年 7 月 6 日 99	9-27140	□有 □無主張優先權
韓國	1999 年 7 月 8 日 99	-27548	□有 ☑無主張優先權
韓國	1999 年 7 月 22 日 99	1-29796	□有 ☑無主張優先權
有關微生物已寄存於	·: ,寄存日期	:	, 寄存號碼:
		•	
	-3-		

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS)A4 規格 (210×297 公營)

)

四、中文發明摘要(發明之24稱: 用於液晶顯示器之薄膜電晶體障列基板以及其製造方法

一種使用於液晶顯示器之薄膜電晶體基板,包括一絕線基板,及形成於該基板上之間極線組錫具有良好之接觸特性,而上層具有低電阻特性。於該具有開極線組合體之を體之及第二數據線層、該第一及第二數據線層、接觸層、人作係數數線線組合體之數數線線組合體力。該接觸層具有與該數據線組合體力。或接觸層具有與該數據線組合體相關型。此化層係流積於該數據線組合體上,同過光度便利主要位於額示區及邊樣區域而具有不同透光度內地層、

英文譽明楠委(晉明之名稱: "THIN FILM TRANSISTOR ARRAY SUBSTRATE FOR A LIQUID CRYSTAL DISPLAY AND A METHOD FOR FABRICATING THE SAME"

A thin film transistor substrate for a liquid crystal display includes an insulating substrate, and a gate line assembly formed on the substrate. The gate line assembly has a double-layered structure with a lower layer exhibiting good contact characteristics with respect to indium tin oxide, and an upper layer exhibiting low resistance characteristics. A gate insulating layer, a semiconductor layer, a contact layer, and first and second data line layers are sequentially deposited onto the substrate with the gate line assembly. The first and second data line layers are patterned to form a data line assembly, and the contact layer is etched through the pattern of the data line assembly. A passivation layer is deposited onto the data line assembly, and a photoresist pattern is

)

四、中文暨明摘要(登明之名稱:

劑圖型進行發射,以形成一半導體圖型及接觸窗口。而像 素電極、補充開極墊及補充數據墊係由氧化銦錫或氧化銦 錄形成。該開極及數據線組合體可使用單層結構形成。黑 色矩陣及濾色器條於形成像素電極之前於該經結構化之基 板上形成,而於該像素電極及該數據線之間形成一開口部 分,以防止可能之短路。

英文發明補要(發明之名稱:

ormed on the passivation layer by using a mask of different light transmissties mainly at a display area and a peripheral area. The passivation layer and the underlying layers are etched through the photoresist pattern to form a semiconductor pattern and contact windows. A pixel electrode, a supplemental gate pad and a supplemental data pad are then formed of indium tin oxide or indium zinc oxide. The gate and data line assemblies may be formed with a single layered structure. A black matrix and a color filter may be formed at the structured substrate before forming the pixel electrode, and an opening portion may be formed between the pixel electrode and the data line to prevent possible short circuits.

五、發明說明(1)

發明背景

(a) 發明範疇

本發明有關一種使用於液晶顯示器之薄膜電晶體 陣列 (TFT)基板,及其製造方法,尤其有關一種製造於處理步驟中具有良好性能之薄膜電晶體 TFT 陣列基板的方法。

(b)相關技藝描述

液晶颗示器(LCD)通常保使用雨玻璃基板、及灰置於該基板之間的液晶層形成。

其中一基板具有共用電極、濾色器及黑色矩阵,而另一 基板具有像素電極及薄膜電晶體(TFTs)。前一種基板通常 稱為"濾色器基板",而後一種基板通常稱為"薄膜電晶體 TFT 阵列基板"。

該薄膜電晶體 TFT 陣列基板係藉著於一玻璃基板上形成 大量薄膜,相對於該薄膜進行微影術而製得。微影術中, 應使用許多光單,以均勻地蝕劍該薄膜,包括複雜之處理 步驟及增加之製造成本。因此,多個光單在薄膜電晶體 TFT 陣列基板的製造效率中成為限制因素。

此外,接觸窗口易於薄膜電晶體 TFT 形成之過程中被過度蝕刻,而造成接觸損壞。因此,需於該裝置製造中確定所需電極間之穩定而剛性的接觸。

另一方面,提供於該途色器基板上之黑色矩阵應在考慮 連接該薄膜電晶體 TFT 除列基板之滤色器基板的枚準容許 度下使用特定寬度形成。然而,該較大黑色矩陣降低該寬

五、發明說明(2)

高比。因此,黑色矩阵之間口比例亦應考慮薄膜電晶體 TFT 阵列基板之製造。

發明概述

本發明之目的係提出一種使用於液晶顯示器而具有良好性能之薄膜電晶體 TFT 陣列基板,及使用較少數量之光單製造被者之方法。

本發明另一目的係提出一種製造薄膜電晶體 TFT 降列基板之方法,其確定該電極組件間之適當接觸。

本發明另一目的係提出一種製造具有適當之關口比例的 釋膜電晶體 TFT 陣列基板的方法。

此等及其他目可使用薄膜電晶體 TFT 陣列基板達成,包括一開極線組合體,該開極線係延伸於水平取向,開極係與該開極線分枝,而開極整連接於該開極線之末端部分,以接收來自外側之掃描信號,將其傳輸至該開極線。該開極線組合體可使用單層、雙層或三層結構形成時,其中一層係使用線組合體係使用雙層或三層結構形成時,其中一層係使用低電阻材料形成,而另一層係使用具有良好接觸特性之材料形成。

該開極線組合體係依序與開極絕緣層、半導體圖型、及 歐姆接觸圖型重疊。

數據線組合體係形成於具有延伸於垂直取向之數據線的 歐姆接觸圖型、連接於該數據線之一部分以接收來自外側 之圖型信號的數據墊、及自該數據線分枝之源極。該數據 線組合體另外包括供薄膜電晶體 TFT 使用之返極及供儲存

訂

線

五、發明說明(3)

電容器使用之學電性團型。該汲極係相對於該開極而與該 源極相反,同時與該源極分隔。該學電性圖型係位於該開 極線上,同時與之重疊。該學電性圖型係連接於像素電 極,以形成一備存電容器。然而,若該偉素電極與該開極 線重疊,可產生足量之儲存電容,而可省略該學電性圖 型。該數據線組合體可具有單層、雙層或多層結構。

該半學體圖型具有與數據線組合體及底層歐姆接觸圖型 相同之形狀,該半學體層係延伸至該基板之邊緣部分,而 覆蓋之。

鈍化層覆蓋該數據線、數據墊、源極、沒極、半導體圖型、及介於該開極線及該數據線之間的重疊部分。

接觸實口係形成於該鈍化層上,同時曝光該返極及該數 據墊。曝光該返極之接觸當口可延伸向該像兼區,使得其 可完全曝光該返極之達界。另一接觸窗口係形成於該鈍化 層上,同時穿透該半導體圖型及該問極絕緣層,以使該問 極墊曝光於外界。

該律素電極係形成於住在由該鄰接之門極及數據線所界定之律素區上的問極絕緣層上。該律素電極係經由該接觸 窗口物理性電聯,以接收來自該薄膜電晶體 TFT 之圖像信號,而於共用電極得到所肅之電場。該傑素電極係延伸於該等電性圖型上,且物理性連接於後者,以與該導電性圖型及該開極線一起作為儲存實效器。

輔助問極墊及輔助數據墊係個別形成於該問極墊及該數據墊上。該輔助問極及數據墊係使用相同材料與該像素電

五、發明說明(4)

極同時形成,個別接觸該開極及數據墊。

可於該偉素電極及該數據線之間形成開口部分,以防止 其可能之短路。

根據本發明之一態樣,製造該薄膜電晶體 TFT 陣列基板 之步驟可如下進行。

附極線組合體係先使用第一光單而形成於一基板上。之後依序於具有該附極線組合體之基板上沈積開極絕緣層、 半學體層、接觸層、及第一及第二金屬數據線層。具有預 定圖型之數據線組合體係經由使用第二光單數劃該第一及 第二金屬數據線層而形成。該接觸層係透過該數據線組合 體之圖型檢劃,使得該接觸層具有與該數據線組合體相同 之圖型。

之後於該經結構化之基板上沈積一鈍化層,使得該鈍化層覆蓋該半導體層及該數據線組合體。光阻劑薄膜塗佈於該純化層上,使用第三光單而曝光於光下。該光阻劑薄膜之後經顯影,以形成厚度有部分差異之光阻劑圖型。

半導體圖型係藉著透過該光阻劑圖型檢測位於該像素區上之鈍化層及底層半導體層而形成。第一及第二接觸窗口係藉著檢測該鈍化層及底層第二級極層及數據墊而形成。 該第三接觸窗口係藉著檢測該鈍化層及底層半導體層及開極經緣層、及該第二開極墊層而形成。

移除該先阻劑圖型之後,像素電極係使用第四光罩形成,使得該像素電極係經由該第一接觸窗口速接於該汲極。

五、發明說明(5)

該第二金屬問極或數據線層可使用紹成紹合金形成,而該第一層係使用絡、鉑、或鉑合金。輔助問極及數據墊可於形成該像素電極之步驟期問形成,使其緩由該第二及第三接觸窗口速接於該問極及問極墊之第一層。該像素電極及該輔助問極及數據墊可使用氧化鈕錫或氧化鈕鋒形成。

相對於該第二層汲極、開極墊及數據墊之檢刻可使用溼 式檢則技術或範式檢測技術進行。

使位於該沒極上及位於該像素區上之鈍化層曝光之步驟 可藉由以氧為主之灰化移除位於該鈍化層上之光阻劑膜而 進行。

用於形成該光阻劑圖型之第三光單可具有透明基板、形成於該透明基板上之第一層、及形成於該透明基板上而與該第一層重疊之第二層。該第一層係具有低於該透明基板之透光度,而該第二層係具有異於該基板及該第一層之透光度。透明基板係具有無該第一及第二層之第一部分、僅具有第一層之第二部分、及兼具有第一及第二層之第三部分。

該透明基板係具有 90 百分比之透光度,第一層具有 20-40 百分比之透光度,第二層具有 3 百分比或較低之透光度。該第一及第二層可具有狹缝或錦紋之透光度控制圖型。

根據本發明另一態樣,黑色矩阵及濾色器可於形成該像 素電極之步驟之前形成於該經結構化之基板上。

該半導體層經蝕刻以形成半導體圖型且移除該光阻劑膜

五、發明說明(6)

之後,有機黑色矩阵層沈積於該基板上,經由第四光單進 行蝕劑,以形成一黑色矩阵圖型。或可使用一黑色光阻劑 薄膜,以形成該黑色矩阵圖型。

邁色器係於形成該像素電極,完成輔助開極及數據墊 時,形成於介於相鄰數據線閱之像素區上。

根據本發明另一態樣,鈍化層之形成係延退於形成該半 等體圖型之後。

問極線組合體係先使用第一光罩而形成。之後依序於該 基板上沈積問極絕緣層、半導體層、歐姆接觸層、及金屬 數據線層。該金屬數據線層、歐姆接觸層及半導體層係透 過第二光單蝕刻,以形成具有相同外形之所需圖型,不同 處係該半導體圖型係存在於介於該源極及沒極之間的通道 區上。

鈍化層係沈積於具有數據線組合體之基板 10 上,透過第三光單位刻以形成接觸窗口。有機黑色矩陣層隨之沈積 於該基板上,透過第四光單位刻,以形成黑色矩陣圖型。 之後,形成濾色器,完全形成像素電極及輔助開極和數據 数。

前述方法中,該黑色矩阵圖型可在不形成後者的情况下 完成鈍化層之功能。此外,該遮色器亦可藉著移除該開極 絕緣層位於該相鄰數據線之間的部分,而直接置放於該基 板及開極線上。

圖式簡單説明

圖 1 係為說明用以製造本發明第一較佳具體實例薄膜電

五、發明說明(7)

晶體 TFT 陣列基板之先質基板的示意圖,其中出示使用於 薄膜電晶體 TFT 陣列基板之單元區ം 。

圖 2 係為說明本發明第一較佳具體實例具有電路及線路 組件之簿膜電晶體 TFT 陣列基板的示意圖。

圖 3 係鳥圖 2 所示位於一像素區中之薄膜電晶體 TFT 陣 列基板的放大視圖。

圖 4 及 5 係為圖 3 所示之薄膜電晶體 TFT 陣列基板個別沿 IV-IV 線及 V-V 線所得之剖面圖。

圖 6A 係屬圖 3 所示之薄膜電晶體 TFT 降列基板的平面圖,說明形成開極線組合體之步驟。

圖 6B 及 6C 係為薄膜電晶體 TFT 陣列基板沿圖 6A 之 IVb-IVb'線及 IVc-IVc'線所得之剖面圖。

圖 7A 係為出示於圖 3 之薄膜電晶體 TFT 陣列基板的平面圖,說明形成數據線組合體之步驟。

圈 7B 及 7C 個別係為況圖 7A 之 VIIb-VIIb' 錄及 VIIc-VIIC' 錄所得之薄膜電晶體 TFT 陣列基板的剖面圖。

圖 8A 係為圖 3 所示之薄膜電晶體 TFT 陣列基板的平面圖,說明形成半導體圖型及接觸窗口之步驟。

圖 8B 及 8C 個別係為沿圖 8A 之 VIIIb-VIIIb 錄及 VIIIc-VIIIc 錄所得之薄膜電晶體 TFT 陣列基板的剖面圖。

圖 9A 及 9B 係為沿圖 8A 之 VIIIb-VIIIb'線及 VIIIc-VIIIc' 線所得之薄膜電晶體 TFT 阵列基板的剖面圖,說明使光阻 劑薄膜曝光於光下之步驟。

圖 10A 至 12 係爲用以使圖 9A 及 9B 所示之光阻劑薄膜

- 10 -

經濟部智慧財產局員工消費合作社印製

五、發明說明(8)

曝光之光罩的剖面圖。

圖 13A 及 13B 係為洛圖 8A 之 VIIIb-VIIIb'線及 VIIIc-VIIIc' 線所得之薄膜電晶體 TFT 踔列基板的剖面圖,说明使該先 阻劑薄膜顯影之步驟。

圖 14A 及 14B 係為洛圖 8A 之 VIIIb-VIIIb'線及 VIIIc-VIIIC' 線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明檢射鈍 化層之某些部分之步驟。

圖 15A 及 15B 係為沿圖 8A 之 VIIIb-VIIIb' 線及 VIIIc-VIIIc' 線所得之薄膜電晶體 TFT 陣列基板的剖面圖, 説明使該鈍 化層之超級刻部分灰化之步驟。

圖 16A 及 16B 係為洛圖 8A 之 VIIIb·VIIIb'錄及 VIIIc-VIIIc' 緣所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明使該鈍 化層之其他部分級刻之步驟。

圖 17A 及 17B 係為沿圖 8A 之 VIIIb-VIIIb' 線及 VIIIc-VIIIb' 線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明形成半 攀體圖型之步驟。

圖 18 至 23 係為說明本發明第二較佳具體實例依序製造 薄膜電晶體 TFT 陣列基板之步驟的剖面圖。

图 24 至 29 係為說明本發明第三較佳具體實例依序製造 薄膜電晶體 TFT 陣列基板之步驟的剖面圖。

圖 30B 及 30C 係為沿圖 30A 之 III-III' 線及 IV-IV' 線所得之薄膜電晶體 TFT 降列基板的剖面圖,說明使光阻劑薄膜

五、發明說明(9)

曝光於光下之步驟。

圖 31 係為用以使圖 30B 及 30C 所示之光阻劑薄膜曝光 之光單的剖面圖。

.團 32A 及 32B 係為沿團 30A 之 III-III 線及 IV-IV 線所得之薄膜電晶體 TFT 降列基板的剖面圖,说明使該光阻劑薄膜顯影之步驟。

圖 33A 及 33B 係為沿圖 30A 之 III-III 線及 IV-IV 線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明敘刻鈍化層之某些部分之步骤。

圖 34A 及 34B 係為沿圖 30A 之 III-III 錄及 IV-IV 缘所得 之薄膜電晶體 TFT 陣列基板的剖面圖,說明使該鈍化層之 經蝕刻部分灰化之步驟。

圖 35A 及 35B 係為沿圖 30A 之 III - III ' 線及 IV - IV' 線所得 之薄膜電晶體 TFT 陣列基板的剖面圖,說明使該鈍化層之 其他部分蝕刻之步驟。

圖 36A 及 36B 係為洛圖 30A 之 III-III 缘及 IV-IV 缘所得之薄膜電晶體 TFT 陣列基板的剖面圖,说明形成半導體圖型之步驟。

圖 37A 及 37B 係為沿圖 30A 之 III-III 錄及 IV-IV 線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明形成像素電極之步驟。

圖 38B 係爲沿圖 38A 之 II-II'線所得之薄膜電晶體 TFT

五、發明說明 (10)

陣列基板的剖面圖,説明形成黑色矩陣圖型之步驟。

圖 39 係爲沿圖 38A 之 II-II'線所得之薄膜電晶體 TFT 降 列基板的剖面圖,說明形成濾色器之步驟。

图 40 係為沿國 38A 之 II-II' 線所得之薄膜電晶體 TFT 陣 列基板的剖面圖,說明形成像素電極之步驟。

圖 41A 係為本餐明第六較佳具體實例之薄膜電晶體 TFT 陣列基板的平面圖。

图 42A 係烏本發明第七較佳具體實例之薄膜電晶體 TFT 陣列基板的平面圖。

圖 42B 係為洛圖 42A 之 XI-XI'線所得之薄膜電晶體 TFT 阵列基板的剖面圖,說明形成半導體圖型之步驟。

圖 43 係為沿圖 42A 之 XI-XI'線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明形成半導體圖型之步驟。

圖 44 沿圖 42A 之 XI-XI'線所得之薄膜電晶體 TFT 陣列基板的剖面圖,說明形成黑色矩陣圖型之步驟。

圖 45 係爲沿圖 42A 之 XI-XI'镍所得之薄膜電晶體 TFT 阵列基板的剖面圖,說明形成遮色器及像素電極之步骤。

圖 46A 係爲本發明第八較佳具體實例之薄膜電晶體 TFT 陣列基板的平面圖。

圖 46B 係爲沿圖 46A 之 XVI-XVI'線所得之薄膜電晶體 TFT 除列基板剖面圖。

圖 47A 係爲本發明第九較佳具體實例之薄膜電晶體 TFT

五、發明說明(11)

陣列基板的平面圖。

圖 47B 係爲沿圖 47A 之 XVI-XVI'線所得之薄膜電晶體 TFT 準列基板的剖面圖。

. 圈 48A 係為本發明第十較佳具體實例之薄膜電晶體 TFT 陣列基板的平面圖。

圈 48B 係為沿圈 48A 之 XXI-XXI'练所得之薄膜電晶體 TFT 陣列基板的剖面圖。

較佳具體實例詳述

参照附圖説明本發明較佳具體實例。

第一較佳具體實例

图 1 至 5 係說明本發明第一較佳具體實例之薄膜電晶體 TFT 陣列基板。

可同時於單一絕線基板上製得多個液晶顯示器面板區域。例如,如圖 1 所示,使用顯示區 111 、 121 、 131 及 141、與連線區域 112 、 122 、 132 及 142 製得四個面板區域 110、 120、 130 及 140。主要组件用之薄膜電晶體、線路及像素電極係重複配置於顯示區 111 至 141 ,而連接於該驅動電路之組件的墊片及其他靜電保護電路係提供於該連線區域 112至 142。

該顯示區 111至 141及邊緣區域 112至 142係分成數個區域,而每個區域皆藉步進器曝光。經光阻劑薄膜塗佈之基板係使用依區域相同或相異之光罩進行曝光。曝光之後,該光阻劑薄膜完全顯影以形成一光阻劑圖型,而底層薄膜係經由該光阻劑圖型蝕刻,以形成薄膜圖型。重複該薄膜

訂

線

五、發明說明(12)

圖型以形成該薄膜電晶體 TFT 陣列基板。

圖 2 係為描繪圖 1 所示之薄膜電晶體 TFT 陣列基板於一面板區域上之示意圖,其中顕示區域係由長及短塵線表示。

如圖 2 所示,於該顯示區域中提供多個薄膜電晶體 TFTs3、像素電極 82、開極線 22 及數據線 62, 電聯於該 薄膜電晶體 TFTs3。 置於該開極線 22 之末端的開極墊 24 及位於該數據線 62 之末端的數據墊 64 係提供於該邊緣區域。開極線短接桿 4 及數據線短接桿 5 係另外提供於該邊緣區域,以使該問極線 22 及該數據線 62 等電位地互達。 相鄰開極及數據線短接桿 4 及 5 係經由短接桿連接元件 6 而彼此電聯。完成該裝置製造之後,沿虛線 2 切斷該短接桿 4 及 5 。接觸窗口 7 使該短接桿連接元件 6 及相鄰短接桿 4 及 5 互连。

圖 3 係為圖 2 所示之薄膜電晶體 TFT 陣列基板於一偉素 區域的放大視圖,圖 4 及 5 個別係為沿 IV-IV'練及 V-V'線 所得之剖面圖。

首先,開極線組合體係形成於該絕樣基板 10 上。該問極線組合體係包括延伸於水平取向之間極線 22 、自該問極線 22 分枝之間極 26、及連接於問極線 22 之末端的問極整 24 ,用以接收來自外界之掃描信號,將其傳送至開極線 22 。

閉極線組合體可使用單層、雙層或三層結構形成。使用 雙層或三層結構形成開極線組合體時,一層較佳係由低電

五、發明說明(13)

阻材料形成,而另一層係由具有良好接觸特性之材料形成。

此較佳具體實例中,可導入具有雙層結構之間極線組合體。即,該開極線組合體係包括底層 221、 241及 261、及頂層 222、 242及 262。底層 221至 261係使用金屬材料谐如 Cr、 Mo、或 Mo合金形成,其相對於氧化鋼錫(ITO)或氧化鋼鈴(IZO)具有良好接觸特性。相反地,頂層 222至 262係使用低電阻金屬材料谐如 Al或 Al合金形成。

問極線組合體係依序覆有問極絕緣層 30、半導體圖型 42及 48、及歐姆接觸圖型 55、 56及 58。該問極絕緣層 30係使用氮化矽(SiNx)形成。該半導體圖型 42及 48係由經氫化之非晶矽形成。該歐姆接觸圖型 55、 56及 58係使用掺雜有 n-型雜質諧如磷(P)之非晶矽形成。

數據線組合體係形成於該歐姆接觸圖型 55、 56及 58 上。該數據線組合體係包括延伸於垂直取向之數據線 62、連接於該數據線 62 末端以接收來自外界之圖像信號 之數據墊 64、及自該數據線 62 分枝之深極 65。該數據線 組合體另外包括薄膜電晶體 TFT 之級極、及儲存電容器之 導電性圖型 68。該返極 66 相對於該問極 26 位於與該源極 65 相反之位置,而與該源極 65 分隔。該導電性圖型 68 係 位於該開極線 22 之上層,而與之重疊。該導電性圖型 68 係連接於像素電極 82 ,以形成儲存電容器。然而,若該 像素電極 82 及該開極線 22 可產生充分之儲存電容,則可 省略該導電性圖型 68。

五、發明說明(14)

下文描述中,假設存有該儲存電容器使用之導電性圖型 68。

該數據線組合體具有單層、雙層或三層結構。此較佳具體實例中,該雙層結構係使用於該數據線組合體。即,該數據線組合體係包括底層 621、641、651、661及 681、及頂層 622、642、652及 662。該底層 621至 681係由金屬材料凿如 Cr、 Mo或 Mo合金形成,相對於氧化鋼錫(ITO)及氧化鋼針(IZO)具有良好接觸特性。該頂層 622至 662係由低電阻金屬材料凿如 Al 或 Al 合金形成。如圖 5 所示,該數據線組合體之組件中,僅有該導電性圖型 68 具有單層結構,具有該底層 681。

該歐姆接觸圖型 55 、 56 及 58 降低該半導體圖型 42 及 48 與該數據線組合體之間的接觸電阻,且具有與該數據線組合體相同之形狀。

該半導體圖型 42 及 48 具有與該數據線組合體及應層歐姆接觸圖型 55、 56及 58 相同之形狀。詳言之,該儲存電容器使用之半導體圖型 48 具有與該導電性圖型 68 及底層歐姆接觸圖型 58 相同之形狀,而該薄膜電晶體 TFT之半導體圖型 42 的形狀異於該數據線組合體及底層歐姆接觸圖型 55 及 56。即,該源極 65 條與位於該薄膜電晶體 TFT 通道區上之級極 66 分隔,位於該源極 65 底層之歐姆接觸圖型 55 亦與位於該級極 66 底層之歐姆接觸圖型 56 分隔。相反地,該半導體圖型 42 係速續延伸於該薄膜電晶體 TFT之通道區。該半導體層係延伸至該基板 10 之連線部分,而

Ħ

五、發明說明(15)

覆蓋之。

該鈍化層 70 覆蓋該數據線 62、該數據墊 64、該源極 65、該汲極 66、該半導體圖型 42、及介於該關極線 22及 該數據線 62之間的重疊部分。

接觸窗口 71 及 73 係形成於該鈍化層 70 上,而曝光該沒極 66 及該數據整 64。曝光該沒極 66 之接觸窗口 71 可向著該像素區延伸,以完全曝光該沒極 66 之邊界。移除該數據整 64 及該沒極 66 以 A1 為主之頂層 642 及 662 ,使得以CT 為主之底層 641 及 661 由該接觸窗口 71 及 73 曝光出杂。另一接觸窗口 72 係形成於該鈍化層 70 上,穿透該半導體團型 42 及該開極絕緣層 30 ,以使該開極整 24 曝光於外界。移除該開極墊 24 之頂層 242,使其底層 241 穿透該接觸窗口 72 曝光出來。

該鈍化層 70 可由有機絕緣材料諸如氮化矽及以丙烯酸 為主之材料形成。該鈍化層 70 保護該半導體圖型 42 介於 該源極及沒極 65 及 66 之間的通道部分。

前遊像素電極 82 係形成於該開極絕緣層 30 之像素區上,被相鄰開極及數據線 22 及 62 所包圍。該像素電極 82 係 經 由 該接觸窗口 71 物理性電聯於該沒極 66 之底層661,以接收來自該薄膜電晶體 TFT 之圖像信號,而於共用電極得到所需之電場。該像素電極 82 係由透明導電性材料諸如氧化銦錫(ITO)或氧化錣鋅(IZO)形成。該像素電極 82 係延伸於該導電性圖型 68 上,且物理性電聯於後者,使其同時作爲儲存電容器及導電性圖型 68 及開極線

钊

五、發明說明(16)

22 .

其間,補充開極墊 84 及補充數據墊 86 係個別形成於該開極墊 24 及該數據墊 64 上。該補充問極及數據墊 84 及 86 係與該學素電極 82 同時使用相同材料形成,個別與該關極及數據墊 24及 64以 Cr為主之底層 241及 641接觸。該補充開極及數據墊 84 及 86 強化介於該開極 24 及數據墊 64 與外接電路裝置之間的黏著性,並保護之。然而,其被省略。

該律素電極 82、補充開極及數據整 84及 86 直接接觸該 返極 66、及該開極及數據整 24及 64以 Cr-或 Mo-為主之 底層 661、841及 861,於其間產生穩定而良好之接觸。

反射型液晶顯示器中,可使用不透明導電性材料於像素電極 82 中取代氧化铟錫(ITO)或氧化铟鋅(IZO)。

現在參照團 3 至 5 及團 6A 至 17B 說明製造本發明第一 較佳具體實例之簿膜電晶體 TFT 陣列基板的方法。

如圖 6A至 6C所示,第一金屬問極線絡、銀或銀合金層係沈積於基板 10 上,直至厚度 500-1,500 埃。之後於該第一問極線層上沈積銘或紹合金之第二金屬問極線層,直至厚度 1,000-4,000 埃。該第一及第二金屬問極線層係經由第一光單澄式或乾式檢剌,以於該基板 10 上形成雙層問極線組合體。該問極線組合體係包括具有應層 221 及頂層 222 之間極線 22、具有底層 241 及頂層 242 之間極墊 24、及具有底層 261 及頂層 262 之間極 26。

之後,如圖 7 A 至 7C 所示,厚度 1,500-5,000 埃之關極絕

五、發明說明(17)

線層 30、厚度 500-1,500 竣之半導體層 40、及厚度 300-600 竣之歐姆接觸層 50 係依序與問極線組合體同時以化學蒸汽沉積沈積於該基板 10 上。該問極絕緣層 30 係由氮化矽 形成,該半等體層係由非晶矽(a-Si)形成,而該歐姆接觸層 50係由經緣雜之非晶矽(n*a-Si)形成。

之後,於該歐姆接觸層 50上沈積絡、組或組合金之第一金屬數據線層,直至厚度為 500-1,500 獎。 绍或紹合金之第二金屬數據線層係沈積於該第一數據線層上,直至厚度 500-4,000 獎。該第一及第二數據線層係經由第二光單與底層歐姆接觸層 50 同時進行針刻,以形成雙層數據線組合體。該數據線組合體係包括具有底層 621 及頂層 622之數據線 62、具有底層 641 及頂層 642之數據線 62、具有底層 661 及頂層 662之級極 66、及具有底層 681 及頂層 682 之導電性圖型 68。此時,該歐姆接觸層 50 亦經敘刻,以形成供該數據線 62 使用之第一接觸圖型 55、該數據整 64 及該源極 65、供汲極66 使用之第二接觸圖型、及供該導電性圖型 68 使用之第三接觸圖型 58。可省略具有該第三接觸圖型 58 之導電性圖型 68。

之後,如圖 8A至 8C所示,氮化矽之鈍化層 70 經由化學 蒸汽沉積沈積於該基板 10 上,直至厚度 3,000 埃。該鈍化 層 70 經第三光單與底層半等體層 40 及開極絕緣層 30 同時 經檢測。結果,該鈍化層 70 及頂層 662 係自該返極 66 移 除,以形成第一接觸窗口 71。該鈍化層 70、該半導體層

五、發明說明(18)

40、該開極絕緣層 30及該頂層 242係自該開極墊 24移 除,以形成第二接觸窗口 72 。該鈍化層 70 及該頂層 642 係自該數據墊 64 移除,以形成第三接觸窗口 73 。自該導 電性圖型 68 移除顶層 682。此外,移除位於相鄰數據線 62 之間之像素區上的鈍化層 70 及半導體層 40 ,以僅於所需 部分上形成該通道區。

現在詳細描述使用第三光罩之蝕刻方法。

厚度 5,000-30,000 埃之光阻劑簿膜 PR 係塗佈於該鈍化層 70上,透過該第三光單曝光。如圖 9A及 9B 所示,顯示區 D上之曝光異於邊緣區域 P上之曝光。即,位於顯示區 D 上之光阻剥薄膜 PR 的曝光部分 C 係自表面部分分解至預 定深度,其下層之分子保持不被分解。相反地,位於該邊 綠區域 P 上之光阻劑薄膜 PR 的曝光部分 B 與光反應,使 其分子完全分解至底部。

爲了進行該種差示曝光,第三光單對應於該光阻劑薄膜 PR 之顕示區 D 及邊緣區域 P 之透光度應適當地控制。此 時導入三種技術。

圈 10A至 12 係説明用以與底層同時地蝕刻該鈍化層 70 之第三光罩的可能結構。

首先,該第三光罩可使用分隔光罩,以個別針對於該光 阻劑薄膜PR之颚示區D及連線區域P進行光罩化操作。

如圖 10A及 10B 所示,顯示區 D 所使用之光罩 300 及邊 糠區域 P 所使用之光罩 400 係使用基板 310 及 410、形成於 基板 310及 410上而以鉻爲主之不透明膜 320及 420、及獾

五、發明說明(19)

蓋具有不透明膜 320及 420之基板 310及 410 的半透明薄膜 330及 430 形成。該不透明膜 320及 420之透光度以 3 百分比或较低属佳,而該邊緣區 P 之光罩 400 的薄膜 430之透光度係為 90百分比或较高,而顯示區 D 之光罩 300 的薄膜 330 係為 20-40 百分比,介於該邊緣區 P 之薄膜 430 透光度的 20-60 百分比範圍內。

其間,可形成關口寬度約 2.5 微米之狹鲢或方格圖型,以取代顯示區 D 之半透明薄膜 330 ,其小於曝光用光源之解析能力。

或者,如圖 11A 及 11B 所示,厚度 100-300 埃而以络烏主之薄膜 350 覆蓋顯示區 D 之光罩 300 的整體表面,同時位於該不透明膜 320 之下層,該以絡爲主之薄膜不存在於達線區 P 所使用之光罩上。此情況下,該顯示區 D 之光罩 300 的薄膜 340 可具有如同连線區 P 之光罩 400 的薄膜之透光度。

當然,可於適當之應用中同時使用前遞兩種技術。

前述兩種光罩可使用步進器分段曝光,個別針對顯示區 D 及邊緣區 P 進行光罩化操作。目標薄膜之厚度亦可藉著 根據該顯示區 D 及邊緣區 P 使該曝光周期相異而控制。

另一方面,在控制施加光量之同時,可僅使用一光單以使顯示及邊線區 D及 P 曝光。圖 12 係說明該光罩 500 之結構。

如圖 12 所示,透光度控制膜 550 係形成於光罩 500 之基板 510 上,不透明膜 520 係形成於透光度控制膜 550 上。雖

五、發明說明(20)

然顯示區 D之透光度控制膜 550 係形成於該基板 510 之整體表面上,但該邊緣區 P之透光度控制膜 550 僅形成於該不透明膜 520 之下方。即,兩層或多層具有不同厚度之圖型係形成於基板 510 上。當然·該透光度控制膜可形成於基板 510 之整體表面上,同時位於顯示及邊緣區 D及 P上。此情況下,邊緣區 P之透光度控制膜 550 的透光度應高於顯示區 D控制膜 550 之透光度。

兹光罩 500 之製造方法中,透光度控制膜 550、及飲刻 率異於該透光度控制膜 550 之不透明膜 520 係依序沈積於 該基板 510 上。該光阻劑薄膜係塗佈於具有透光膜 550 及 不透明膜 520 之基板 510 的整體表面上,曝光,並顯影以 形成光阻劑圖型。該不透明層使用供光罩用之光阻劑圖型 進行飲刻。之後移除該光阻劑圖型,形成第二光阻劑圖型,使該透光膜 550 對應於位在邊緣區 P 之接觸窗口的部 分曝光於外界。該透光膜 550 使用供光罩用之第二光阻劑 圖型進行飲刻。最後於具有透光膜 550 及不透明層 520 之 圖型的基板上形成半透明薄膜 530。

其間,該光阻劑薄膜 PR 具有底層金屬開極或數據線短合體之部分可施加大量光線,因為光被該金屬成分反射。 因此,為了預防產生該種問題,可導入用以親止反射光之 新層,例如有色之光阻劑薄膜 PR。

如圖 13A 及 13B 所示,當透過第三光單曝光之光阻劑薄膜 PR 被顧影時,產生光阻劑圖型 PR。即,光阻劑薄膜位於該開極及數據墊 24 及 64 上之邊緣區 P 上的某些部分 B

五、發明說明(21)

完全被移除,而光阻删薄膜位於汲極 66 及像素區上之頭示區 D 上的某些部分 C 被部分移除,而產生較薄之厚度。光阻劑薄膜殘留於該顯示及達樣區 D 及 P 上之部分保留較厚之厚度。此種方法中、如圖 13B 所示,具有較薄厚度之光阻劑薄膜係形成於該導電性圖型 68上。

光阻劍薄膜之厚度較佳係介於 350-10,000 埃之範圍內,即原始厚度之四分之一至七分之一,更佳係 1,000-6,000 埃之範圍內。例如,該光阻劍薄膜之原始厚度可為 25,000-30,000 埃範圍內,該光阻劍薄膜之厚度係藉著將顯示區 D上之光軍透光度控制於 30 百分比而為 3,000-5,000 埃。然而,因為形成厚度係由處理條件決定,故該光罩之薄膜、該以貉為主之薄的厚度、及該透光度控制簿之透光度決定,故曝光時間應视該處理條件而控制。

或該光阻劑薄膜可使用一般處理技術形成,包括使該光 阻劑薄膜曝光及顏影之步驟,之後進行以下操作,以使用 乾式蝕刻技術蝕刻該光阻劑圖型及底層鈍化層 70 、半導 體層 40及開極絕緣層 30。

該鉄刻方法中,應部分保留該先阻劑圖型 PR之 A 部分,位於該光阻劑圖型 PR之 B 部分下層之鈍化層 70、半導體層 40及開極絕緣層 30應被移除,而位於該光阻劑圖型 PR之 C 部分下層之鈍化層 70及半導體層 40應被移除,同時保留該開極絕緣層 30。

此情況下,可使用可同時飲剩該光阻劑圖型 PR 及底層之乾式飯劑技術。

五、發明說明(22)

或烏了防止因所形成之光阻剥薄膜的不均匀厚度而僅部分移除位於該開極絕緣層 30 上之半導體層 40 ,該光阻劑圖型 PR及底層可經由下述之數個強刻步驟進行檢劃。

如園 14A及 14B所示,位於數據墊 64上光煦劑薄膜 B 部分上之纯化層 70 係總乾式蝕劑,以曝光該數據墊 64。位於該開極墊 24之光阻劑薄膜之 B 部分上的纯化層及底層半導體層 40 及開極絕緣層 30 係經乾式蝕刻,以部分保留該開極絕緣層 30 。此情况下,位於該開極墊 24 。 SF6+N2 絕緣層 30 可被完全移除,而曝光底層隔極墊 24。 SF6+N2 或 SF6+HC1 可使用於乾式蝕刻,而位於顯示區 D 上之光阻劑薄膜 PR 可於乾式蝕刻期間部分移除。因此,應控制該光阻劑薄膜 PR之消耗,使得位於顯示區 D 之纯化層 70 不曝光於外界。此過程中,如圖 14B 所示,位於該導電性圖型 68 上之光阻劑薄膜 PR 之厚度減少之程度如同位於顯示區 D 上之光阻劑薄膜 PR 之

因此,如圖 15A及 15B所示,位於鈍化層 70上之光阻劑 薄膜 PR 的 C 部分保經由以氧為主之灰化移除。此情况 下,考慮該光阻劑薄膜 PR 之 C 部分保留不均匀厚度,使 用 N_6+O_2 或 $Ar+O_2$ 應可充分地進行灰化。如此,即使該光 阻劑薄膜之 C 部分因些微厚度而形成不均匀,仍可完全移 除。

之後,如圖 16A及 16B 所示,位於該汲極 66、該像素區及該導電性圖型 68上之鈍化層 70及位於該開極墊 24上之開極絕緣層 30 係使用供光單使用之光阻劑圖型 PR 移除。

五、發明說明(²³)

為了使檢射條件適於半導體層 40 及鈍化層 70 ,該檢剩氣體較佳係含有大量 O2或 CF4。乾式檢測以使用 SF6+N2、SF6+O2、 CF4+O2或 CF4+CHF3+O2為佳。

如圖 17A 及 17B 所示,介於該相鄰數據填 62 間之半導體層 40 係藉蝕刻移除,以完成該半導體圖型 42 及 48。較佳係使用 Cl₂+O₂或 SF₆+HCl+O₂+Ar以蝕刻該半導體層 40。

之後,如圖 4 及 5 所示,該門極墊 24之頂層 242、該沒極 66之頂層 662、該數據墊 64之頂層 642、及該導電性圖型 68 曝光於外界之頂層 682 係經由乾式鉄劍或歷式鉄劍移除,亦移除幾留之光阻劍薄膜 PR。氧化銅錫(ITO)或氧化銅鋽(IZO)沈積於該基板 10 上,經由第四光單進行鉄劍。結果,形成像兼電極 82、補充開極墊 84 及補充數據墊 86,以個別接觸該沒極 66之底層 661、該開極墊 24之底層 241、及該數據墊 64之底層 661。

如前文所退,於此較佳具體實例中,該半導體圖型 42 及 48 與該接觸窗口 71 至 73 係經由單一光單化方法形成,而所需之薄膜電晶體 TFT 陳列基板可僅使用四個光單製造。此外,可於大型靶面積上均勻地進行不同深度之多重蝕刻。此外,該數據或開極線組合體可具有雙層結構,具有低電阻以鋁烏主之層,消除位於該墊部分而以鋁烏主之層的較差接觸特性。

其間,當該汲極 66之頂層 662、及該數據墊 64之頂層 642 經檢刻時,易於該能化層 70 之邊緣內側發生過度檢 刻。此情況下,位於經過度檢刻部分上之傳素電極 82 的

線

五、發明說明(24)

氧化銦錫(ITO)或氧化銦鋅(IZO)薄膜圖型可能破損。

第二較佳具體實例

圖 18至 23 係說明製造本發明第二較佳具體實例薄膜電 品體 TFT 陣列基板的方法。此較佳具體實例中,於該基板 10 上沈積該鈍化層 70 之步驟之前的處理步驟係與第一較 佳具體實例相同。

如圖 18 所示,光阻劑等膜 PR係塗佈於該鈍化層 70 上。該光阻劑薄膜 PR係變由第三光單曝光,顯影以形成一光阻劑圖型。即,位於該開極墊 24、數據墊 64 及汲極 66 上之光阻劑薄膜 PR 的部分 B 完全被移除。與位於該沒極 66 及該數據墊 64 上之 B 部分相鄰而位於像素區上之光阻劑薄膜 PR之 C 部分係被部分移除,而具有較薄之厚度。光阻劑薄膜 PR之 茂 部分係被部分移除,而具有較薄之厚度。光

之後,如圖 19 所示,該鈍化層 70、該半導體層 40 及位於光阻劑薄膜 PR之 B 部分上的開極絕緣層 30 係經乾式敘朝,使得該開極整 24、汲極 66 及數據整 64 曝光於外界。

此過程中,部分移除該光阻劑薄膜PR之A部分。

之後,如圖 20 所示,開極墊 24 之頂層 242、級極 66 之頂層 662 及數據墊 64 之頂層 642 係經乾式檢劃或瀝式檢 刻,以曝光該底層 241、 661 及 641。位於該級極 66 上之 光阻劑薄膜 PR、像素區及數據墊 64 係經由以氧為主之灰 化移除,以曝光底層鈍化層 70。

如圖 21 所示,位於該汲極 66 及該數據墊 64 上之經曝光 鈍化層 70 係經乾式蝕刻,使得該汲極 66 之頂層 662 及該

線

五、發明說明(²⁵)

數據墊 64之頂層 642經由接觸窗口 71及 73 曝光於外界。 此情況下,位於該偉素區上之鈍化層 70 及底層半導體層 40亦被移除,以完成半導體團型 42及 48。

如圖 22 所示、移除殘留先阻劑薄膜 PR 以完成該接觸窗口 71、72 及 73。

如圖 23 所示,氧化铟锡(ITO)或氧化铟锌(IZO)薄膜係沈 積於基板 10 之整體表面上,經由第四光單鉄劃。結果, 形成輔助開極墊 84、像素電極 82 及輔助數據墊 86,個別 與該開極墊 24之底層 241、該汲極 66之底層 661 及該數據 墊 64之底層 641 接觸。

如前文所述,於此較佳具體實例中,半導體圖型 42及 48 與接觸窗口 71至 73 係總由單一光單化方法形成,使得可僅使用四個光單製造所需之薄膜電晶體 TFT 陣列基板。此外,可於大型靶極面積上均勻地進行不同深度之多重檢刻。此外,該數據或問極線組合體可具有雙層結構,具有低電阻以紹爲主之層,未顯示位於該墊部分上而以紹爲主之層的較差接觸特性。

此外,於移除該沒極 66 之頂層 662 及該數據墊 64 之頂層 642 之後移除鈍化層 70 可消除過度檢測頂層 662 及 642 之問題。因此,可防止位於接觸窗口 71 及 73 上之像素電極 82 及輔助數據墊 86 破損。此外,前述結構可緩如該組件位於接觸窗口 71至 73 上之高度差。

第三較佳具體實例

圖 24至 29係説明製造本發明第三較佳具體實例之薄膜

缐

五、發明說明(26)

電品體 TFT 陣列基板之步驟,其中使用感光性有機層作為 鈍化層。此較佳具體實例中,在沈積鈍化層於該基板 10 上之前,處理步驟係與第一較佳具體實例相同。

如圖 24 所示,感光性有機材料之感光性鈍化層 80 保洗 積於該基板 10 上,直至厚度 3,000 埃。該感光性鈍化層 80 隨之經由第三光單曝光,而顯影以形成光阻劑圖型。即, 該感光性鈍化層 80 位於該關極墊 24、該數據墊 64 及汲極 66 上之 B 部分係被完全移除。該處光性鈍化層 80 與位於 汲極 66 及數據墊 64 上之 B 部分相鄰而位於顯示區上之 C 部分係被部分移除,而具有較小之厚度。感光性鈍化層 80 之幾留 A 部分保持不變。

之後,如圖 25 所示,半導體層 40 及開極絕緣層 30 係經由該感光性鈍化層 80 之被移除部分 B 進行乾式蝕剩,曝光該開極墊 24、該汲極 66 及該數據墊 64。

之後,如圖 26 所示,該開極墊 24 之頂層 242、該汲極 66 之頂層 662 及該數據墊 64 之頂層 642 係總乾式或澄式檢 刻,曝光底層 241、661 及 641。

如圖 27所示,殘留於該級極 66 及該數據墊 64 上之感光性鈍化薄層 80 保經由以氧為主之灰化移除,使該級極 66 之頂層 662 及該數據墊 64之頂層 642 經由接觸窗口 71 及 73 曝光於外界。此情况下,殘留於該像素區上之感光性鈍化薄層 80 亦經移除,以曝光底層半導體層 40。

如圖 28 所示,經曝光之半導體層 40 係經乾式蝕劍,以 完成半導體圖型 42 及 48。

五、發明說明(27)

如圖 29 所示,氧化铟锡(ITO)或氧化铟鋅(IZO)薄膜係流 積於基板 10 之整體表面上,而經由第四光單鉄劃。結 果,完成補充開極墊 84、像素電極 82 及輔助數據墊 86, 同時個別接觸該開極墊 24 之底層 241、該沒極 66 之底層 661 及該數據墊 64 之底層 641。

除與先前較佳具體實例有關之優點之外,此較佳具體實 例簡化該處理步驟,因為於形成該鈍化層之後處理光阻劑 薄膜之個別步驟並非必要。

第四較佳具體實例

圖 30A至 37B 說明製造本發明第四較佳具體實例之薄膜電晶體 TFT 陣列基板的步骤。此較佳具體實例中,薄膜電晶體 TFT 陣列基板之其他組件及結構係與第一較佳具體實例相關者相同,不同處係該問極及數據線組合體係使用單層結構,省略該儲存電容器之導電性圖型 68,而關口部分 31係形成於該像素電極 82及該數據線 62之間,而曝光該基板 10。具有金屬或導電性材料諸如 Al、 Al合金、Mo、 Mo-W 合金、 Cr及 Ta之單層結構的開極及數據線組合體係形成至厚度 1,000-4,000 埃。該關口部分 31係於該半導體圖型 42向著該數據線 62之邊緣過度延伸而連接於該數據線 62時,預防該像素電極 82及該數據線 62之間發生短路。

製造第四較佳具體實例之薄膜電晶體 TFT 陣列基板之方法中,將該鈍化層沈積於該基板上之步骤之前的處理步骤 係與第一較佳具體實例相同,不同處係該開極及數據線組

五、發明說明(28)

合體係使用單層結構形成。

如圖 30B 所示,先阻劑薄膜 PR 係塗佈於該鈍化層 70 上。該先阻劑薄膜 PR 係經由第三光單曝光。位於該顯示 區 D 上之光阻劑薄膜 PR 的曝光主要異於邊緣區 P 。即, 該光阻劑薄膜 PR 位於該返極 66 及該像素區上之顯示區 D 上之曝光部分 C 及 E 對光反應,使得其分子自該表面部分 分解至預定深度,其底層分子保持不變。相反地,該光阻 劑薄膜 PR 位於該開極墊 24 及數據墊 64 上邊緣區 P 上之曝 光部分 B 對先反應,使其分子完全分解至底部。

光阻劑薄膜 PR 位在介於該像素區及該數據線 62 間之顯示區 D 上之曝光部分 B 亦對光反應,使其分子完全分解至底部。

爲達到該種不同曝光度,該第三光單於顯示區 D 及達煉區 P 上之透光度應適當地控制。

如圖 31 所示,前述独刻用之第三光罩係使用透明基板610 形成。該透明基板610 依序覆以透光度控制膜620 及不透明膜630 粒佳保具有3 百分比之透光度,透光度控制膜620 保具有20-40 百分比之透光度,透光度控制膜620 保具有20-40 百分比之透光度,适明基板610 具有90百分比或更高之透光度。該透光度控制膜620 及不透明膜630 可使用具有相異透光度之材料形成,或使用相同材料而於彼此相異之厚度下形成。例如,後一種情况下,厚度100-300 埃而以絡為主之薄膜可使用於透光度控制膜620,而以絡為主之薄膜違厚於該不透明薄膜630 使用之透光度控制膜620。

線

五、發明說明(29)

根據送光度,光單可分成對應於該光阻劑薄膜 PR 之部分的 A、 B、 C及 E部分,及其他 F部分。 A部分具有最低之透光度,而 B 部分具有最高之透光度。 C 部分具有介於 A及 B之間的透光度。 E部分具有介於 B及 C之間的透光度。 F部分具有介於 A及 C 之間的透光度。該 基板 610 、透光度控制膜 620 及不透明膜 630 皆存在於 A部分上。僅有基板 610 存在於 B部分上。該基板 610 及透光度控制膜 620 保存在於 C部分上。該基板 610 及透光度控制膜 620 保存在於 B部分上,但位於 E部分上之透光度控制膜 620 保具有大量狭蛙圖型。該基板 610 、透光度控制膜 620 及不透明膜 630 皆存在於 F部分上,而位於 F部分上

形成於該透光度控制膜 620 及該 E 及 F 部分之不透明膜 630 上之狹鮭圖型係具有較該曝光光線之解析能力 窄之寬度,使得入射光燒射,而部分穿過該狹鏈。任何可誘導光之燒射的圖型皆可取代該狹縫圖型。例如,此情況下可使用錦紋圖型。

線

五、發明說明(30)

上,而光阻劑薄膜位於該金屬組件上之部分具有較其他部分薄之厚度。是故,於對應於具有底層金屬層之光阻劑薄膜的光罩部分上形成發缝或錦紋圖型,以降低減少光量。 或可使用有色光阻劑薄膜。

如圖 32A 及 32B 所示,當經由第三光單曝光之光阻劑簿 膜 PR 顯影時,形成光阻劑圖型 PR。即,該光阻劑薄膜位 於該問極及數據墊 24及 64 上之 B 部分完全被移除,而該 光阻劑薄膜位於汲極 66 及像素區上之 C 部分係部分被移 除,留下相對薄之犀度。該光阻劑薄膜介於該像素區及該 數據線 62 問之 B 部分被完全移除。光阻劑薄膜之殘留 A 部分保持具有相對大之犀度。

之後,如圖 33A及 33B所示,位於該數據墊 64上 B 部分上之纯化層 70 係經乾式飲刻,曝光該數據墊 64 ,位於該 開極墊 24上 B 部分上之纯化層 70 及底層半導體層 40 及開極總緣層 30 係經乾式飲刻,而部分保留該開極總緣層 30 可被完全移除,曝光底層開極墊 24 。位於分於該傳素區及該 數據線 62 開之 B 部分上之纯化層 70 及開極絕緣層 30 係經移除,以部分保留該開極絕緣層 30 。

之後,如圖 34A及 34B所示,該光阻劑薄膜 PR位於該鈍 化層 70上之 C 部分係經由以氧為主之灰化而移除。

如圖 35A及 35B所示,位於該沒極 66及像素區上之鈍化層 70、及殘留於該關極墊 24上之關極絕緣層 30係使用光單用之光阻劑圖型 PR 移除。此情況下,殘留於該像素區

五、發明說明(31)

及該數據線 62 間之間極絕緣層 30 亦被移除。

如圖 36A及 36B所示,位於介於相鄰數據線 62 間之像素 医上之半學體層 40 係藉蝕劍而移除,以完成該半學體圖型 42。

之後,如圖 37A至 37B所示,幾留之光阻劑薄膜 PR 被移除。氧化銅錫 (ITO) 或氧化銅錚 (IZO) 薄膜係沈積於該基板10 上,經第四光單進行無刻。結果,形成像素電極 82 、補充開極墊 84 及補充數據墊 86 ,以個別接觸該沒極 66 、該問極墊 24 及該數據墊 64 。此外,斷關介於該像素電極82 及該數據錄 62 間之部分 31 ,以便之絕緣。

如同第三較佳具體實例,該鈍化層 70 可由感光性有機 層置換。此情況下,可取消處理光阻劑薄膜之個別步驟。

除有關先前較佳具體實例之優點之外,此較佳具體實例 可精密地分割該第三光單之透光度,同時簡化相關處理步 驟。此外,可藉著形成開口部分 31 而預防介於該像素電 極 82 及該數據線 62 之間的可能短路。

第五較佳具體實例

圖 38A至 40係說明製造本發明第五較佳具體實例薄膜電晶體 TFT 陣列基板之步驟。此較佳具體實例中,薄膜電晶體 TFT 陣列基板之其他組件及結構係與第一較佳具體實例相同,不同處爲該問極及數據線組合體係使用單層結構,省略儲存電容器之導電性圖型 68,並新導入黑色矩陣 90及濾色器 100。

製造第五較佳具體實例之薄膜電晶體 TFT 陣列基板之方

經濟部智慧財產局員工消費合作社印

線

五、發明說明(32)

法中,於沈積氧化鋼錫(ITO)或氧化鋼鋅(IZO)薄膜以形成 像素電極 82 之步驟之前的處理步驟係與第一較佳具體實 例相同。

如圖 38B所示,該半導體層 40 經鼓刻以形成半導體圖型並移除殘留之光阻劑薄膜 PR 之後,有機黑色矩阵層係沈積於基板 10 上,經由第四光單鼓刻,以形成黑色矩阵圖型 90 。或可使用黑色光阻劑薄膜,以形成該黑色矩陣圖型。

之後,如圖 39 所示,於介於相鄰數據線 62 問之像素區 上形成紅色、綠色及藍色之濾色器 100 。該濾色器 100 係 使用第五至第七光單經由網版印刷或微影樹形成。

最後,如圖 40 所示,厚度 400-500 埃之氧化细錫(ITO) 薄膜係洗積於該基板 10 上,經由第五或第八光罩蝕刻。結果,完成傑業電極 82、補充開極墊 84、及補充數據墊86。

形成之薄膜電晶體 TFT 阵列基板中,形成於顯示區上之黑色矩阵 90 保於該像素電極 82 之邊緣防止因存有電場而光洩露。該黑色矩阵 90 位於開極線 22 上之部分可被移除。該黑色矩阵 90 具有狭窄之接觸窗口,以曝光汲極66,其係位於貫穿該鈍化層 70之接觸窗口 71 的中心。

形成於介於該相鄰數據線 62 間之開極絕緣層 30 上的濾色器 100 係由紅色、綠色及藍色交替。該濾色器可於由相鄰數據線 62 界定之每一像素區或每一縱向區上形成。該濾色器 100 可延伸於該接觸窗口 71 上。此情況下,該濾色

綼

五、發明說明(33)

器 100 亦應具有個別接觸窗口,以互連該及極 66 及該像素電極 82。該遮色器 100 用接觸窗口應具有 4 微米× 4 微米之尺寸,因為該遮色器 100 通常係使用基於大尺寸校準器之曝光形成。

前述結構可簡化製造薄膜電晶體 TFT 陣列基板之步驟。 此外,於該薄膜電晶體 TFT 陣列基板上形成黑色矩阵 90及 濾色器 100,不需考應結合薄膜電晶體 TFT 陣列基板及應 色器基板時之邊際誤差,可改善該裝置之關口比例。

第六較佳具體實例

圖 41A及 41B 係說明本發明第六較佳具體實例之薄膜電晶體 TFT 陣列基板之結構。此較佳具體實例中,該薄膜電晶體 TFT 陣列基板之其他組件及結構係與第五較佳具體實例相同,不同處爲不存在該黑色矩阵 90。即,於製造該薄膜電晶體 TFT 陣列基板之處理步驟中,省略用以形成黑色矩陣圖型 90之步驟。

前述結構中,該裝置之間口比例較第五較佳具體實例低,但欲使用共用電極形成於相對基板上之黑色矩阵可降低該共用電極之電阻。

第七較佳具體實例

圖 42A至 45係說明製造本發明第七較佳具體實例薄膜電晶體 TFT 牌列基板之步驟。此較佳具體實例中,該薄膜電晶體 TFT 牌列基板之其他组件及結構係與第六較佳具體實例相同,不同處係該鈍化層 70係具有新結構。此情況下,該鈍化層 70係於形成該半等體圖型之後形成。

緮

五、發明說明(34)

如圖 42B 所示,開極線組含體 22、 24及 26 條後用第一 光罩而先形成。之後依序於該基板 10 上沈積開極絕緣 層、半學體層、歐姆接觸層、及金屬數據線層。該金屬數 據線層、該歐姆接觸層及該半學體層係超由第二光罩鼓 刻,以形成所書之圖型。該半學體圖型 40、該歐姆接觸 圖型 50、及該數據線組合體 62至 66 係具有相同形狀,不 同處係該半學體圖型 40 係存在於介於該源極及返極 65 及 66 之間的通道區上。

第二光單係使用單一光單 200。該光單 200 具有一透明基板 210,覆有透光度控制膜 220 及不透明膜 230。如圖 43 所示,該光單對應於數據線組合體 62 至 66 之部分係具有透光度控制膜 220 及不透明膜 230,而其透光度係設定於 3 百分比或更低。該光單對應於於介於該歷極及沒極 65 及 66 間之半 等體圖型 40 之部分係具有透光度控制膜 220,其透光度係為 20 至 40 百分比。該光單之幾留部分僅具有透明基板 210,其透光度係為 90 百分比或更高。

前遮使用第二光罩之蝕刻方法中,光阻劑薄膜 PR 先塗 佈於該基板 10 上,經由第二先罩曝光。該光阻劑薄膜隨 之顯影以形成光阻劑圖型。

之後,經由該光阻劑圖型曝光之金屬數據線層係經檢 刻,以曝光底層歐姆接觸層。此種方法中,可使用溼式檢 刻技術或乾式檢劑技術,較佳係僅檢則該金屬數據線層, 而保留該光阻劑圖型。然而,若為乾式檢測,則因難以製 造該種條件,故該光阻劑圖型可同時檢劃。

線

五、發明說明(35)

當該金屬數據線層係由 Cr 形成時,以使用溼式檢測為 佳,使用 CeNHO3 溶液。當該金屬數據線層係由 Mo 或 MoW 形成時,以使用乾式檢測為佳,使用 CF4及 HCl 或 CF4及 O2之混合物。

結果,形成數據線組合體之圖型 62 至 66 ,而曝光底層 歐姆接觸層,不同處係該源極及返極 65 及 66 尚未彼此隔 離。

之後, 缀由乾式飲刻移除所曝光之歐姆接觸層及該底層 半導體層。之後, 殘留於該金屬數據線層介於該源極及汲 極郵分間之通道部分上的光阻劑薄膜被移除。

該金屬數據線層及該底層歐姆接觸層之通道部分係經由 檢測移除。此情況下,金屬數據線層及歐姆接觸層 整式檢測。或該歐姆接觸層經乾式檢測,而該金屬數據觸 層係經歷式做測。前一種情況下,以相對於金屬層及接觸 層之檢測選擇比高之條件下進行檢測為佳。原因為當該檢 層之檢測選擇比高之條件下進行檢到為佳。原因為當該 過選擇比低時,變得難以發現最終做劃點,殘留於過道下 大之半學體圖型厚度無法適當地控制。後一種情況可,而留 使用歷式檢測方法檢測之金屬層側面部分係經檢到, 它該接觸層欲以歷式蝕刻之金屬層側面部分係經檢到 下該接觸層欲以歷式蝕刻之金屬層側面部分係經檢到 下該接觸層欲以歷式蝕刻之金屬層側面部分係經檢到 使用 CF4與 O2之混合物,以形成具有均勻厚度之半學體圖 型 40。

如此,該源極 65 及該沒極 66 可彼此分隔,完成該數據 線組合體之圖型 62至 66及底層歐姆接觸圖型 50。

之後,移除殘留於該數據線組合體上之光阻劑薄膜。

線

五、發明說明(36)

如圖 44 所示,鈍化層 70 係沈積於具有數據線組合體之基板 10 上,而經由第三光單蝕刻,以形成接觸窗口 71 至73 。之後將有機黑色矩陣層沈積於該基板 10 上,經由第四光單蝕刻,以形成黑色矩陣圖型 90。

最後,如圖 45 所示,濾色器 100 及像素電極 82 、輔助 開極墊 84 及輔助數據墊 86 係依與第六較佳具體實例相同 之方式形成於基板 10 上。

如同先前較佳具體實例,前述結構或技術可減少處理步驟之數目,而增加該裝置之間口比。

第八較佳具體實例

圖 46A 及 46B 係說明本發明第八較佳具體實例之薄膜電晶體 TFT 陣列基板的結構。此較佳具體實例中,該薄膜電晶體 TFT 陣列基板之其他組件及結構係與第七較佳具體實例相同,不同處係不存在該鈍化層 70。該黑色矩陣圖型90 亦充作該鈍化層 70之功能。該黑色矩陣圖型90 係延伸於該邊緣部分 P 上。因為第七較佳具體實例亦可將黑色矩陣圖型99 延伸於該邊緣部分 P 上,故此較佳具體實例僅省略該鈍化層 70 之處理步驟。如此可減少處理步驟數目。

第九較佳具體實例

圖 47A及 47B 係說明本發明第九較佳具體實例之薄膜電晶體 TFT 陣列基板的結構。此較佳具體實例中,該薄膜電晶體 TFT 陣列基板之其他组件及結構係與第五較佳具體實例相同,不同處係不存在鈍化層 70 ,而該黑色矩阵 90 係

打

線

五、發明說明(37)

充作該鈍化層 70 之功能。因此,此較佳具體實例可省略 形成該鈍化層 70 之個別步驟。

該黑色矩阵 90 係使用含有黑色颜料之感光性材料形成。以第三光翠属主之故刻方法中,該感光性矩阵層本身係經由第三光罩曝光,而不形成感光性薄膜 PR ,經額影以形成黑色矩阵圖型 90 。後續處理步驟中,該黑色矩陣圖型 90 係充作該光阻劑圖型 PR之功能。

前逃結構中,可減少該處理步驟之數目。

第十較佳具體實例

圖 48A及 48B 係說明本發明第十較佳具體實例之薄膜電晶體 TFT 陣列基板的結構。此較佳具體實例中,該薄膜電晶體 TFT 陣列基板之其他组件及結構係與第九較佳具體實例相同,不同處係該 問極絕緣層 30 係具有不同圖型。即,該問極絕緣層位於介於相鄰數據線問之像素區上之部分係被移除,使其具有與該半導體圖型 40 相同之形狀。因此,該濾色器 100 係直接位於該基板 10 及該開極線 22上。該開極絕緣層位於像素區上之被移除部分的寬度應為1 微米或更大。該開口防止相鄰數據線 62 間之電流經由該半導體層 40 次當。

製造第十較佳具體實例之薄膜電晶體 TFT 陣列基板的方法中,該處理步驟係與第九較佳具體實例相同,不同處係使用僅具有透明部分及不透明部分之一般光罩以作為第三光罩。即,該光罩之透明部分係對應於靶膜欲移除部分,

缐

五、發明說明(38)

而該不透明部分係對應於靶膜欲保留之部分。

當該感光性黑色矩阵圖型 90 係使用一般光單形成時,底層半導體層及問極絕緣層係使用感光性黑色矩阵圖型 90 作為光阻劍圖型 PR 進行鉄刻,使基板 10 及開極線 21 介於該相鄰數據線 62 間之部分曝光於外界,亦形成接觸窗口71至 73。

之後,使用與第九較佳具體實例相同之方式形成應色器 100 及像素電極 82、補充開極墊 84 及補充數據垫 86。該 應色器 100 完全覆蓋該開極線 22之曝光部分,以使該開極 線 22 與該像素電極 82 絕緣。

前返結構可減少處理步驟之數目,即使使用僅具有透明 及不透明部分之一般光單亦然。

如前文所述,本發明薄膜電晶體 TFT 降列基板可使用短 簡化之處理步驟製造,而達成良好性能特性。

雖已參照較佳具體實例詳細描述本發明,但熟習此技藝者已知可在不偏離本發明申請專利範圍之精神及範圍下進行各種修飾及置換。

一種製造用於液晶顯示器之薄膜電晶體陣列基板的方法,包括下列步驟:

使用第一光罩於一基板上形成一開極線組合體,該 開極線組合體係包括開極線、開極電極、及開極勢;

依序於具有該問極線組合體之基板沈積一開極絕緣 層、一半導體層、一接關層、及一第一金屬數據線層 及一第二金屬數據線層;

使用第二光單級由蝕刻該第一金屬數據線層及該第二金屬數據線層而形成具有預定圖型之數據線組合體,該數據線組合體係包括數據線、及源極電極和汲極電極:

超由該數據線組合體之圖型檢劃該接觸層,使得該 接觸層具有與數據線組合體相同之圖型;

於該總結構化基板上沈積鈍化層,使得該鈍化層覆 蓋該半導體層及該數據線組合體;

於該鈍化層上塗佈一光阻劑薄膜;

使用一第三光單使該光阻劑薄膜曝光,該經曝光光 阻劑薄膜顯影以形成具有部分相異厚度之光阻劑圖型:

形成一半導體圖型及接觸窗口,該半導體圖型係籍 著透過該光阻劑圖型蝕刻位於由相鄰開極線及數據線 所界定之像素區上之鈍化層及底層半導體層而形成, 第一接觸窗口及第二接觸窗口係藉著蝕刻該返極及數 據垫之鈍化層及底層第二層而形成,第三接觸窗口係

籍著檢測該鈍化層及處層半導體層和開極絕緣層、及 該開極墊之部分頂層而形成;

移除該光阻劑圖型;及

使用第四光罩以形成一像素電極,使得該像景電極 係經由該第一接觸窗口連接於該汲極。

- 如申請專利範圍第 1 項之方法,其申該第二金屬數據 線層係由鋁或鋁合金形成。
- 如申請專利範圍第 2 項之方法,其中該第一金屬數據 線層係由鉻、鉬、或鉬合金形成。
- 4. 如申請專利範圍第1項之方法,其申補充數據整係於 形成該像素電極之步驟中形成,使得該補充數據整經 由該第二接觸窗口達接於該第一層數據整。
- 如申請專利範圍第 1 項之方法,其中該開極線組合體係使用第一金屬開極線層及第二金屬開極線層形成。
- 如申請專利範圍第 5 項之方法,其中該第二層開極墊係於形成該開極線組合體之步驟中移除。
- 如申請專利範圍第 6 項之方法,其中該第二金屬開極 線層係由紹或紹合金形成。
- 如申請專利範圍第7項之方法,其中該第一金屬問極 線層係由鉻、鉬、或鉬合金形成。
- 9. 如申請專利範圍第6項之方法,其中輔助問極整係於 形成該偉業電極之步驟中形成,使得該補充問極整係 經由該第三接觸窗口連接於該第一層開極整。
- 10. 如申請專利範圍第 1 項之方法,其中該像素電極係由

绞

濟部智慧財產局員工消費合作社

六、申請專利範圍

氧化銦錫或氧化銦鋅形成。

11. 如申請專利範圍第 5 項之方法,其中形成半導體圖型及接觸窗口之步驟係包括下列步驟:

經由檢測該鈍化層及應層半導體層及關極絕緣層而 曝光該關極墊,而經由蝕則該鈍化層而曝光該數據 墊:

曝光位於該汲極上及位於該像素區之鈍化層:

經由飲剩該鈍化層位於該像兼區上之經曝光部分及 該底層半導體層而形成該半導體圖型;及

經由檢測該第二層沒極、數據整、及問極墊而形成 該第一接觸窗口、第二接觸窗口及第三接觸窗口。

- 12. 如申請專利範圍第 11 項之方法,其中該第二層沒極、 開極墊及數據墊係經歷式做創。
- 13. 如申請專利範圍第 11 項之方法,其中該第二層沒極、 開極墊及數據墊係經乾式檢劃。
- 14. 如申請專利範圍第 11 項之方法,其中位於該汲極上及 該像素區之鈍化層係藉由以氧為主之灰化移除位於該 鈍化層上之光阻劑薄膜而曝光。
- 15. 如申請專利範圍第 14 項之方法,其中該以氧為主之灰化係使用 Na或 Ar。
- 16.如申請專利範圍第 1 項之方法,其中形成半導體圖型及接觸窗口之步驟係包括下列步驟:

题由 飲刻 該 鈍化層而 曝光 該 第二層 汲極及數據墊, 及經由 飲刻 該 鈍化層 及該底層 半 導體層 及 開極絕緣層

線

Ŕ

六、申請專利範圍

以曝光該第二層 開極墊;

經由 檢測該第二層 汲極、數據整及開極整的曝光部分而曝光該汲極、該第一層數據整及該關極墊;

曝光與該鈍化層位於該沒極上之經移除部分相鄰之 部分,及該鈍化層位於該偉素區之部分;及

經由 蝕刻 該鈍化層位於該 偉素區之曝光部分而形成 該半導體圖型,及經由 蝕刻 該鈍化層與該鈍化層位於 該汲極上之經移除部分相鄰之經曝光部分以形成第一 接觸實口,而曝光該第二層汲極。

- 17. 如申請專利範圍第 16 項之方法,其中該鈍化層與該鈍化層與該鈍化層位於該數據墊上之經移除部分相鄰之部分條於曝光該鈍化層與該鈍化層位於該沒極上之經移除部分相鄰之部分的步驟中曝光,而該第二接觸窗口係於經由檢劃該鈍化層位於該數據墊上之經曝光部分形成該第一接觸窗口之步驟中形成,而曝光該第二層數據墊。
- 18.如申請專利範圍第 16 項之方法,其中該第二層汲極、 數據整及開極整的經曝光部分係經歷式檢劇。
- 19. 如申請專利範圍第 16 項之方法,其中針對於茲沒極、 該第二層數據墊及該問極墊的經曝光部分之蝕刻係使 用乾式蝕刻技術進行。
- 20. 如申請專利範圍第 16 項之方法,其中曝光該鈍化層與該鈍化層位於該級極上之經移除部分相鄰之部分、及鈍化層位於該像素區上之部分的步驟係經由以氧爲主之灰化移除位於該鈍化層上之光限劑薄膜而進行。

裝

六、申請專利範圍

- 21. 如申請專利範圍第 1 項之方法,其中該半導體層係由 非晶矽形成。
- 22. 如申請專利範圍第 21 項之方法,其中該接觸層係由接維有磷之非晶砂形成。
- 23. 一種製造用於液晶顯示器之薄膜電晶體陣列基板的方法,包括下列步驟:

使用第一光罩於一基板上形成一問極線組合體,該 開極線組合體係包括問極線、開極、及開極軟:

依序於具有該問極線組合體之基板沈積一問極絕緣 層、一半導體層、一接觸層、及一第一金屬數據線層 及一第二金屬數據線層;

使用第二光單經由 蝕刻 該第一金屬數據線層及該第二金屬數據線層而形成具有預定圖型之數據線組合體,該數據線組合體係包括數據線、及源極和汲極;

經由該數據線組合體之圖型檢刻該接觸層,使得該 接觸層具有與數據線組合體相同之圖型:

於該經結構化基板上沈積一感光性鈍化層,使得該 感光性鈍化層覆蓋該半導體層及該數據線組合體:

使用一第三光罩使該應光性鈍化層曝光,該經曝光 鈍化層超顯影以形成具有部分相異厚度之鈍化層圖 型,使得該鈍化層圖型係包括不具有有厚度之第一部 分,而曝光位於該開極墊、第一接觸窗口及第二窗口 上之半等體層,並曝光該汲極及數據墊:具有第一厚 度之第二部分,與該第一及第二接觸窗口相鄰而位於

裝

六、申請專利範圍

由相鄰問極及數據線所界定之像素區上;及具有第二厚度之第三部分,該第二厚度係大於該第一厚度;

形成第三接隔窗口,曝光該開極墊,其係經由該鈍 化層圖型之第一部分蝕刻該半導體層及底層問極絕線 層:

經由該第一接關窗口、該第二接觸窗口及該第三接 觸窗口移除該該返極、該第二層數據墊及該開極墊;

灰化該鈍化層圖型之第二部分,以曝光位於該偉素 區上之半導體層,而增加該第一及第二接觸窗口之寬 度:

藉著蝕刻位於該像素區上之經曝光半導體層而形成 一半導體團型;及

形成一像兼電極,使得該像兼電極係超由該第一接觸窗口電聯於該沒極。

- 24. 如申請專利範圍第23項之方法,其中補充數據墊及補充則極墊係於形成該像素電極之步驟中形成,使得該補充數據及開極墊個別經由該第二及第三接觸窗口接觸該第一層數據及問極墊。
- 25. 如申請專利範圍第23項之方法,其中該鈍化層係由有機超線材料形成。
- 26. 一種製造用於液晶顯示器之薄膜電晶體障列基板的方法,包括下列步驟:

使用第一光罩於一基板上形成一開極線組合體,該 開極線組合體係包括開極線、開極、及開極墊;

濟部智慧財產局員工消費合作社

依序於具有該問極線組合體之基板沈積一問極絕緣 層、一半導體層、一接觸層、及一金屬數據線層:

使用第二光單經由檢測該金屬數據線層而形成具有 預定圖型之數據線組合體,該數據線組合體係包括數 據線、及源極和汲極:

經由該數據線組合體之圖型檢剌該接觸層,使得該 接觸層具有與數據線組合體相同之圖型;

於該經結構化基板上沈積鈍化層,使得該鈍化層覆 蓋該半等體層及該數據線組合體;

於該鈍化層上塗佈一光阻劑薄膜;

使用第三光單使該光阻劑薄膜曝光,線曝光之光阻 劑薄膜超顯影以形成一光阻劑圖型,該光阻劑圖型厚度有部分差異,使得該光阻劑圖型具有不具有有厚度之第一部分,位於該開極及數據墊上,介於一傑素區與相鄉數據線之間;具有第一厚度之第二部分,位於該須極及該像素區上;及具有第二厚度之第三部分,該第二厚度係大於該第一厚度。

形成一半學體圖型、接觸窗口及開口部分,該率學 體圖型係藉著經由該先阻劍圖型檢測位於該像素區上 之純化層及底層半學體層而形成,該第一接觸窗口及 第二接觸窗口係藉著檢測位於該汲極及數據墊上之純 化層而形成,該第三接關窗口係藉著檢創位於該問極 化學而形成,該第三接關窗口係藉著檢創位於該問極 墊上之純化層及底層半學體層及問極絕緣層而形成, 該開口部分係藉著檢刻介於該像素區及該數據綠間之

經濟部智慧財產局員工消費合作社

即列

鈍化層及底層半導體層及開極絕緣層而形成;

移除該光阻劑圖型;及

使用第四光罩形成像素電極,使得該像素電極短由 該第一接觸窗口連接於該汲極。

27. 如申請專利範圍第 26 項之方法,其中形成半導體圖型、接觸管口及開口部分之步驟係包括下列步驟:

檢則位於該問極墊上之鈍化層及處層半導體層及問 極絕緣層,部分保留該問極絕緣層,檢測位於該數據 墊上之鈍化層,以形成該第二接關窗口,並檢則介於 該像素區及該數據線閱之鈍化層及處層半導體層及開 極絕緣層,而部分保留該問極絕緣層;

曝光位於該汲極上及位於該像素區之鈍化層;

做刻位於該級極上之鈍化層,以形成該第一接觸實 口,同時移除位於該像素區之鈍化層,移除殘留於該 開極墊上之開極絕緣層,以形成第三接觸窗口,或移 除殘留於該像素區及該數據線之間的開極絕緣層,以 形成開口部分:及

檢刻位於該像兼區上之半導體層,以形成該半導體 圖型。

28. 如申請專利範圍第 26 項之方法,其中用以形成光阻劑 圖型之第三光單係包括:

一透明基板;

形成於該透明基板上之第一層,該第一層係具有低 於該基板之透光度;及

形成於該透明基板上而覆以該第一層之第二層,具 有異於該基板及該第一層透光度之透光度;

其中該透明基板係包括不具有該第一層及該第二層 之第一部分、僅具有該第一層之第二部分、及兼具有 該第一層及該第二層之第三部分。

- 29. 如申請專利範圍第 28 項之方法,其中該透明基板係具有 90 百分比之透光度,該第一層係具有 20-40 百分比之透光度,而該第二層係具有 3 百分比或更低之透光度。
- 30.如申請專利範圍第28項之方法,其中該第一層係具有 級鏈或錦紋遊光度控制團型。
- 31. 如申請專利範圍第 28 項之方法,其中該第二層係具有 級鏈或錦紋造光度控制圖型。
- 32. 如申請專利範圍第28項之方法,其中該第三光單之第一部分、第二部分及第三部分係配置以個別對應於該 光阻劑圖型之第一部分、第二部分及第三部分。
- 33. 一種液晶顯示器用之薄膜電晶體陣列基板,包括:
 - 一絕緣基板;
 - 一 開極線組合體,形成於該基板上,該開極線組合體係具有多個延伸於水平取向之開極線、自該開極線 分枝之開極、及速接於該開極線末端之開極墊;
 - 一問極絕緣層,形成於該問極線組合體上,該問極 絕緣層具有曝光該開極墊之第一接觸窗口,及部分該 絕緣基板之一開口部分;

訂

六、申請專利範圍

- 一半導體圖型,形成於該問極絕緣層上;
- 一接觸圖型,形成於該半導體圖型上;
- 一數據線組合體,形成於該接觸圖型上,具有實質 與該接觸圖型相同之輪廓,該數據線組合體具有延仲 於垂直取向之數據線,孫極係自該數據線分枝,數據 整連接於該數據線末端,而返極相對於該問極位於與 該源極相對之位置,而與該源極分隔:
- 一鈍化層,形成於該數據線組合體上,具有與該半 等體圖型相同之輪廓,不同處係第二接觸窗口曝光該 數據墊之部分及第三接觸窗口曝光該返極之部分:
- 一像素電極,形成於由相鄰問極及數據線界定之像 素區上,該像素電極係經由第三接觸窗口電聯於該汲 極,而部分接觸該問極總線層;及

輔助問極及數據墊,個別接觸該問極及數據墊。

- 34. 如申請專利範圍第 33 項之薄膜電晶體陣列基板,其中該開口部分係曝光介於該像素電極及該相鄰數據線之間的基板。
- 35. 如申請專利範圍第 33 項之薄膜電晶體陣列基板,其中曝光該級極之第三接觸窗口延伸,使得該級極之違界 曝光於外界。
- 36. 一種液晶顯示器用之薄膜電晶體陣列基板,包括:
 - 一絕緣基板;
 - 一開極線組合體,形成於該基板上,該開極線組合 體係具有多個延伸於水平取向之開極線、自該開極線

裝

六、申請專利範圍

分枝之開極、及連接於該開極線末端之開極墊;

- 一第一絕榮層,形成於該問極線組合體上,該第一 絕緣層具有曝光該問極墊之第一接觸窗口;
- 一半導體圖型,縱向形成於該第一絕緣層之垂直取 向上:
- 一數據線組合體,形成於該半導體圖型上,該數據 線組合體具有延伸於垂直取向之數據線,源極係自該 數據線分枝,數據整連接於該數據線末端,而汲極相 對於該開極位於與該源極相對之位置,而與該源極分 隔:
- 一第二絕緣層,形成於該數據線組合體上,具有與該半導體圖型相同之輪廓,該第二絕緣層具有經由該第一接觸窗口曝光該數據墊之第二接觸窗口,曝光該數據墊之第三接觸窗口,及曝光該汲極之第四接觸窗口:
- 一濾色器,形成於由相鄰開極及數據線界定之像素 區上:及
- 一像素電極,形成於該德色器上,該像素電極係經 由第四接觸窗口速接於該汲極。
- 37. 如申請專利範圍第36項之薄膜電晶體降列基板,其另外包括一接觸層,形成於該半導體圖型及該數據線組合體之間,具有與該數據線組合體相同之輪廓。
- 38. 如申請專利範圍第 36 項之薄膜電晶體陣列基板,其另外包括補充問極墊及補充數據墊,個別覆蓋該隔極墊

經濟部智慧財產局員工消費合作社

野教

及該數據墊。

- 39. 如申請專利範圍第36項之薄膜電晶體陣列基板,其另外包括一截光型有機圖型,形成於該數據線組合體及該覆層鈍化層之間。
- 40. 如申請專利範圍第39項之薄膜電晶體陣列基板,其中 該截光型圖型係具有第五接觸窗口,經由第四接觸窗 口曝光該汲極,該第五接觸窗口較該第四接觸窗口狹 窄。
- 41. 如申請專利範圍第 36 項之等膜電晶體障列基板,其中 該第二絕緣層係由截光型有機層形成。
- 42. 如申請專利範圍第 41 項之薄膜電晶體降列基板,其中 該第一絕緣層係具有與該半導體圖型相同之輪廓。
- 43. 如申請專利範圍第 42 項之薄膜電晶體陣列基板,其中介於該相鄰數據線問之半等體圖型開口寬度係 1 從米或更大。
- 44. 一種液晶顯示器用之薄膜電晶體障列基板,包括: 一絕線基板;
 - 一問極線組合體,形成於該基板上,該開極線組合體係具有多個延伸於水平取向之開極線、自該開極線 分枝之開極、及速接於該開極線末端之開極墊;
 - 一第一絕緣層,形成於該開極線組合體上,該第一 絕緣層具有曝光該開極墊之第一接觸實口:
 - 一半導體圖型, 縱向形成於該第一絕緣層之垂直取 向上:

經濟部智慧財產局員工消費合作社

印製

媑

濟部智慧財產局員工消費合作社

Ep at

線

六、申請專利範圍

- 一數據線組合體,形成於該半導體圖型上,該數據 線組合體具有延伸於垂直取向之數據線,源極係自該 數據線分枝,數據整達接於該數據線末端,而沒極相 對於該開極位於與該源極相對之位置,而與該源極分 隔,該數據線組合體實質上具有與該半導體圖型相同 之輪廓,不同處爲介於該源極及該沒極問之部分;
- 一第二絕緣層,形成於該數據線組合體上,該第二 絕緣層具有曝光該第一接觸窗口之第二接觸窗口,曝 光該數據墊之第三接觸窗口,及曝光該返極之第四接 觸窗口:
- 一遮色器,形成於位在由相鄉開極及數據線界定之 像景區上的鈍化層上:及
- 一像素電極,形成於該應色器上,該像素電極係經 由第四接觸窗口連接於該汲極。
- 45. 如申請專利範圍第 44 項之薄膜電晶體降列基板,其另外包括一接觸層,形成於該半導體圖型及該數據線組合體之間,具有實質與該數據線組合體相同之輪廓。
- 46.如申請專利範圍第 44 項之薄膜電晶體陣列基板,其另外包括補充開極墊及補充數據墊,個別覆蓋該開極墊及該數據墊。
- 47. 如申請專利範圍第 44 項之薄膜電晶體降列基板,其另外包括一裁光型有機圖型,形成於位於該數據線組合體及該開極線組合體上之鈍化層上。
- 48. 如申請專利範圍第 47 项之薄膜電晶體障列基板,其中

該截光型有機圖型係具有第五接觸窗口, 經由第四接觸窗口曝光該汲極, 該第五接觸窗口較該第四接觸窗口檢該

- 49. 如申請專利範圍第 44 項之薄膜電晶體陣列基板,其中 該第二絕緣層係使用截光型有機層形成。
- 50. 一種製造液晶顯示器用薄膜電晶體陣列基板之方法, 包括下列步驟:

使用第一光罩於一基板上形成開極線組合體,該開極線組合體係包括開極線、開極、及開極墊:

依序於具有該問極線組合體之基板上沈積第一絕緣 層、半導體層、及金屬數據線層;

使用第二光單經由檢訓該金屬數據線層而形成具有 預定圖型之數據線組合體,該數據線組合體係包括數 據線、及源極及沒極;

於該數據線組合體上沈積第二絕緣層;

經由選擇性地檢測該第二絕緣層及該底層半導體層及第一絕緣層,形成接觸窗口,曝光該沒極、該數據 垫、及該問極墊,經由選擇性地檢測位於由相鄰問極 及數據線所界定之像素區上之第二絕緣層及底層半導 體層,形成一開口部分,曝光該第一絕緣層;

經由該開口部分形成於位在該像素區之第一絕緣層 上形成一濾色器;及

於該邁色器上形成一像素電極。

51. 如申請專利範圍第 50 項之方法,其中一接觸層係於沈

社印製

六、申請專利範圍

積該金屬數據線層之步驟中另外沈積於該半等體層 上,而該接觸層係於形成該數據線組合體之步驟中與 該金屬數據線層同時進行蝕劍。

52. 如申請專利範圍第51項之方法,其中形成接觸窗口及 關口部分之步骤係包括下列步骤:

於該第二絕緣層上沈積光阻劑薄膜;

使該光阻劑 薄膜經由第三光軍曝光,該第三光軍分 三或多個部分而具有透光度差:

類影該經曝光之光阻劑薄膜,以形成光阻劑圖型; 及

使用該光阻劑圖型選擇性地蝕刻該第二絕緣層、該 接觸層、該半導體層及該第一絕緣層。

- 53. 如申請專利範圍第 50 項之方法,其另外包括於形成接觸窗口及開口部分之步驟之後形成截光型有機圖型之步驟。
- 54. 如申請專利範圍第 50 項之方法,其中該第二總緣層係由裁先型有機層形成。
- 55. 一種製造液晶顯示器用薄膜電晶體障列基板之方法,包括下列步驟:

使用第一光罩於一基板上形成開極線組合體,該開 極線組合體係包括開極線、開極、及開極墊;

依序於具有該關極線組合體之基板上沈積第一絕緣 層、半導體層、及金屬數據線層;

使用第二光罩及一半導體圖型經由蝕刻該半導體層

而形成具有数據線、及源極和汲極之數據線組合體, 不同處爲該半等體層位於介於該源極及汲極開之通道 區上的部分:

於該數據線組合體上沈積第二絕緣層,該第二絕緣 層係具有接觸窗口,曝光該汲極、該數據墊及該問極 数;

於由相鄉開極及數據錄界定之一像素區上形成一濾 色器:及

於該邁色器上形成一像素電極,使得該像素電極係 經由該第一接觸窗口速接於該沒極。

- 56. 如申請專利範圍第 55 項之方法,其中另外於流積金屬 數據線層之步驟中於該半導體層上流積一接觸層,而 該接觸層係於形成數據線組合體之步驟中與該金屬數 據線層及半導體層同時進行檢測,以形成一接觸圖 型,具有實質與該數據線組合體相同之輪廠。
- 57. 如申請專利範圍第 56 項之方法,其中形成該數據線組合體、半導體圖型及接觸圖型之步驟係包括下列步驟:

於該金屬數據線層上沈積一光阻劑薄膜;

經由第三光單使該光阻劑薄膜曝光,該第三光罩具 有三個或多個具有不同透光度之部分:

使經曝光之光阻劑 薄膜顯影,以形成一光阻劑圖型:及

使用該光阻劑圖型選擇性地蝕刻該金屬數據線層、

該接觸層、該半導體層。

- 58. 如申請專利範圍第 55 項之方法,其另外包括於形成該數據線組合體及該半導體團型之步驟之後形成裁光型 有機圖型之步驟。
- 59. 如申請專利範圍第 55 項之方法,其中該第二總緣層係由裁先型有機層形成。
- 60. 一種製造液晶顯示器用薄膜電晶體障列基板之方法, 包括下列步驟:

使用第一光罩於一基板上形成開極線組合體,該開極線組合體,該開極線組合體係包括開極線、開極、及開極整:

依序於具有該問極線組合體之基板上沈積第一絕緣 層、半導體層、及金屬數據線層:

使用第二光罩及一半導體圖型經由檢劃該金屬數據 線層而形成具有預定圖型之數據線組合體,該數據線 組合體係包括數據線、及源極及汲極:

於該數據線組合體上沈積第二絕緣層:

超由檢測該第二絕緣層及底層半導體層及介於相鄰 數據線問之第一絕緣層,形成曝光該返極、該數據 墊、及該返極之接觸窗口、及曝光該基板及該問極線 之關口部分;

經由該開口部分於該基板及該開極線之曝光部分上 形成一濾色器;及

於該濾色器上形成一偉素電極。

61. 如申請專利範圍第 60 項之方法,其中於沈積該金屬數


據樂層之步驟中另外於該半導體層上沈積一接觸層, 該接觸層係於形成該數據線組合體之步驟中與該金屬 數據線層同時進行恤刻。


62. 如申請專利範圍第60項之方法,其中該第二絕緣層係由裁光型有機層形成。


(請先閱讀背面之注意事項再填寫本頁)


愈事項再真寫本頁)


經濟部智慧財產局員工消費合作社印智


















≅ 6A










¥1 7A











≅ 8A














到 10A




10B





11A





11B

































































₩ 30A











E 31


32A


















- ---







- - (200)
















圖 38A











41A





■ 42A

